基于Radix-4 Booth編碼的并行乘法器設計

摘要： 速度和面積是評價乘法器單元性能優(yōu)劣的兩個基本指標。針對當前乘法器設計難以平衡版圖面積和傳輸延時的問題，采用Radix-4 Booth算法，設計了一種新型的16位有符號定點乘法器。在部分積生成過程中，首先改進對乘數(shù)的取補碼電路，然后優(yōu)化基數(shù)為4的改進Booth編碼器和解碼器，此結構采用較少的邏輯門資源，并且易對輸入比特進行并行化處理。在Wallace壓縮電路中，對符號擴展位進行預... （共8頁）